⑪特許出願公開

@ 公 開 特 許 公 報 (A) 昭63-79161

⑤Int Cl.⁴	識別記号	庁内整理番号		:個公開	昭和63年(1988) 4月9日
G 06 F 15/16 13/18	3 1 0 3 2 0	P-2116-5B C-7737-5B		4	
G 11 C 11/34	3 2 0	M-2116-5B K-8522-5B	審査論求	未諳求	発明の数 1 (全6頁)

69発明の名称 半導体記憶装置

> 创特 顯 昭61-223585

多出 昭61(1986)9月24日

東京都小平市上水本町1479番地 日立マイクロコンピュー の発 明 者

タエンジニアリング株式会社内

日立マイクロコンピュ 東京都小平市上水本町1479番地 包出

ータエンジニアリング

株式会社

東京都千代田区神田駿河台4丁目6番地 の出 頭 人 株式会社日立製作所

外1名 弁理士 小川 勝男

1. 発明の名称

半部体配觉装冠

2. 特許翰求の箆囲

1. 二つの信号経路によって少なくとも二つのプ ロセッサからそれぞれ任意にアクセス可能にされ るデュアル・ボート・メモリ四路と、一方のプロ セッサから上記デュアル・ポート・メモリ回路に 対する容も込みおいてセットされるワード政領報 と上記一方のプロセッサからの母音込みワード致 の計数信号から他方のプロセッサに対する例の込 み信号を発生させるメイル・ポックス回路とを含 むことを特徴とする半導体配位装置。

2. 上紀メイル・ポックス回路は、上記データの 姦皐アドレスが記位される第1のレジスタ、ワー ド数が配位される第2のレジスタ及び上記ワード 設を初期値としてワード単位の容含込み回数を計 敗するカウンタ回路とを含むものであることを特 位とする特許調求の徳田第1項記数の半退体記憶 兹冠.

3. 発明の詳細な説明

(建設上の利用分野)

この発明は、半球体記憶装置に関するもので、 たとえば、二つの信号経路を介して二つのプロセ ッサから任窓にアクセス可能なデュアル・ポート · R A M (ランダム・アクセス・メモリ) に利用 して有効な技術に関するものである。

〔従来の技術〕

互いに非同期で助作するマルチプロセッサシス テムにおいては、例えば第2図に示すように、マ イクロプロセッサMPUaとMPUbとのデータ **通信のために、これら二つのプロセッサの両方か** ら任意にアクセス可能なデュアル・ポート・RA M (DP-RAM) が設けられる。このデュアル ・ポート・RAMは、一方のプロセッサからの要 求にもとづいて、他方のプロセッサに対して約り 込みを発生させる概能を持つようにされる。

デュアル・ポート・RAMにおいて餌り込みを 発生させる例としては、例えば米国のインテグレ イテッド・デバイス・テクノロジィ・インコーポ

レイション (Integrated Device Technology Inc.) 社によって開発された方法がある。第3 図は、同社から製品名「IDT7130S/IDT71 301 CMOS DUAL PORT RAM 8 K (1 K × 8 B l T) 」として市販されている デュアル・ポート・RAMにおける額り込み制御 回路である。同図はそのデータブックに記徴され た機能に従って作成したものである。同図におい て、たとえばプロセッサMPUaによるプロセッ サMPUbに対する割り込みは、プロセッサMP Uaかデュアル・ポート・RAMのアドレス°3 FF° (16進表示。以下同じ)に容込み動作を 行うことによって発生される。すなわち、デュア ル・ポート・RAMの制御回路CTLは、両プロ セッサMPUa, MPUbから供給されるアドレ ス信号をモニターしており、プロセッサMPUa がメモリ回路RAMのアドレス°3FF°に倒り 込み原因等のステータスを容き込むと、信号wa を形成する。これにより、餌り込み寒示用のフリ ップフロップFFBがセットされ、プロセッサ M

PUbに対して部り込み要求信号!RQbが出力される。プロセッサMPUbが割り込み要求を受け付けると、プロセッサMPUbはアドレス。3FF。の割り込みステータスの設み出しを行う。制御回路CTLは、これにより信号rbを形成し、割り込み衰示用フリップフロップFFbをリセットする。このような助作は、プロセッサMPUbによるプロセッサMPUbによるプロセッサMPUbによるプロセッサMPUbによるプロセッサMPUaに対する割り込みにおいても、アドレス。3FE。を介して同様に行われる。

(発明が熔決しようとする問題点)

上記のような例り込み発生の方法においては、 他方のプロセッサに対して例り込みをかけるため に、特定のアドレスに対してステータスを移き込む必要がある。このため、ソフトウエアの負担が 増加して、システムのスループットが低下してし まう。

この発明の目的は、伝達すべきデータの容を込みの終了とともに自動的に倒り込み信号を発生させる 独能を持つ半導体記憶装置を提供することに

ある.

この発明の前記ならびにその他の目的と新規な 特徴は、この明知客の記述および添付図面から明 らかになるであろう。

(問題点を解決するための手段)

本題において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。すなわち、二つのプロセッサからそれぞれ任 窓にアクセス可能にされるデュアル・ポート・メモリ回路に、一方のプロセッサから上記デュアル・ポート・メモリ回路に対する容さ込みおいてセットされるワード致信報と上記一方のプロセッサからの音き込みワード致の計数信号から他方のプロセッサに対する割り込み信号を発生させるメイル・ボックス回路を付加するものである。

(作 用)

上記した手段によれば、一方のプロセッサから の伝えるべきデータの書き込みの終了とともに他 方のプロセッサに対する剖り込み信号を発生させ ることにより、割り込み信号を発生させるための ソフトエェアの負担が軽くなるとともに、スルー プットの向上を図ることができる。

(実施例)

この実施例におけるデュアル・ボート・RAMは、左右二つのバス(信号経路)を介して、二つのマイクロブロセッサMPUaおよびMPUbに接続される。このデュアル・ポート・RAMにおけるメモリ回路は、次のメモリアレイM-ARYの各メモリセルは、それぞれ2本づつのワード線およびデータ線に結合される。したがって、両プロセッサによって、同時に同一アドレスがアクセスされるを除き、二つのバスを介して別々の任窓のメモリアクセスを行うことができる。このため、このよう

なデュアル・ポート・RAMは、マルチプロセッサシステム等において、二つのマイクロプロセッサ間のデータ授受等に用いることができる。

上記メモリアレイM-ARYには、各プロセッ サMPUa、MPUbに対応して、2組のアドレ スデコーダおよびカラムスイッチが設けられる。 すなわち、一方のマイクロプロセッサMPUaか ら供給されるXアドレス信号AXaは図示しない アドレスパッファを介して X デコーダ X D C R A の入力端子に結合される。このXデコーダXDC RAは、上紀アドレス信号AXaを解説して、メ モリアレイM-ARYの対応する1つのワード線 の選択信号を形成する。他方のマイクロプロセッ サMPUbから供給されるXアドレス恰号AXb は図示しないアドレスパッファを介してXデコー ダXDCRBの入力站子に結合される。このXデ コーダXDCRBは、上記アドレス信号AXbを 解説して、メモリアレイM - ARYの対応する他 の1つのワード線の選択信号を形成する.

同様に、メモリアレイM-ARYの一方のデー

の助作は、マイクロプロセッサMPUbに対応して設けられるXデコーダXDCRB、Yデコーダ YDCRB、カラムスイッチCWB及びデータバッファDBBについても同様に行われる。

制御回路CTしは、それぞれのマイクロブロセッサMPUa、MPUbから供給されるチップ選択信号CSA、CSB、ライトイネーブル信号WBA、WBBに基づい各種の内部タイミング信号を形成し各回路に供給する。また、特に制度されないか、アドレス信号をモニターし、両方のマイクロブロセッサが同時に、同一位決定回路を持つのプロセッサMPUa又はMPUbが追りしたが追りといるような順位決定回路の他、常に一方のマイクロブロセッサMPUa又はMPUbが追りといるようなにあってもよい。

さらに、この実施例では、データを伝えるべき 招手方のマイクロプロセッサに対して割り込み信 号を自助的に発生すること、及び伝えるべきデー タの格納エリアを知らせるメイル・ボックスBO タ線が結合されるカラムスイッチ CWAの選択協 子は、マイクロプロセッサMPUaからのYアド レス信号AYaをデコードするYデコーダYDC RAの出力端子に結合され、他方のデータ級が結 合されるカラムスイッチ CWBの選択嫡子は、マ イクロプロセッサMPUbからのYアドレス信号 AYbをデコードするYデコーダYDCRBの出 力嫡子に結合される。

カラムスイッチCWAは、Yアドレス信号AY aにより指定されるメモリアレイMーARYのデータ線を共通データ線対に接続させる。共通データ線対に接続させる。共通データ線は、データバッファDBAを介して外部のデータバスDaに接続される。データバッファDBAは、読み出しモードならメモリアレイMーARYの選択されたメモリセルに伝える。

このようなメモリアレイM-ARYの周辺回路

Xが設けられる。

このメイル・ポックスBOXは、特に制限され ないが、ワードカウンタWC、アドレスレジスタ AR及びワードレジスクWRを持つ。上記アドレ スレジスタARは、伝えるべきデータの益筇とな るアドレス特殊、例えば先頭アドレスが格納され る。ワードレジスタWRには伝えるべき一追のデ - タを招成するワード飲が格納される。土記ワー ドカウンタWCは、例えばダウンカウンタ回路か らなり、上記ワードレジスタWRに格納されたワ - 下数を初期位として、書き込み回数、言い換え るならば、ライトストーブ信号としてのライトイ ネープル信号WBa又はWBbを計数することに よって歯を込みワード数の計数を行う。そして、 ワードカウンタWでは予め設定された上記ワード 数に相当するワード数の宿き込みが行われたこと、 言い換えるならば、その計数値が容になると割り 込み信号 IRQa 又は IRQ b を発生する。

この実施例の動作を次に設明する。 例えば、マイクロブロセッサMPUaからマイ クロプロセッサMPUbに対してデータを伝達さ せる場合、マイクロプロセッサMPUaはチップ 選択信号CSaをロウレベルにしてデュアル・ポ - I・RAMに対するアクセスを行う。そして、 伝えるべきデータを格納するメモリエリアの先頭 アドレスをアドレスレジスタARに、そのワード 致をワードレジスタWRに伝える。このとき、ワ ードカウンタWCには上記ワード致が初期値とし て取り込まれる。この役、マイクロプロセッサM PUaはメモリアレイM-ARYに対して上記先 餌アドレスから上記ワード数に従ったデータの一 **遠の容さ込み助作を開始する。これと並行して期 祖回路CTLのメイル・ボックスBOXにおける** ワードカウンタWCは、草位(1ワード)の音き 込み毎にロウレベルにされるライトイネーブル信 号WEaの計数動作を開始する。上記一連の審急 込み効作の終了とともに、上記ワードカウンタW Cの計数値が容にされるので、この計数結果から マイクロプロセッサMPUbに対する割り込み信 号IRQbが自動的に送出される。この割り込み 信号 IRQ bにより、マイクロプロセッサMPU bが割り込み処理に入ると、プロセッサMPU b は上記メイル・ボックスBOXのアドレスレジスタAR及びワードレジスタWRの競み出し助作を行う。これにより、マイクロプロセッサMPU b は、上記アドレスレジスタARに格納された先頭アドレスからワードレジスタWRに格納されたワード級のデータの競み出しを開始する。

逆に、マイクロプロセッサMPUbからマイクロプロセッサMPUaに対してデータを伝達させる場合、マイクロプロセッサMPUbはチップ選択信号CSbをロウレベルにしてデュアル・ポート・RAMに対するアクセスを行う。そして、伝えるベきデータを格納するメモリエリアの失調で、アクロア・レジスタWRに伝える。このとき、フードカウンタWCには上記ワード設が初期値とファクシまれる。この後、マイクロプロセッサMPUbはメモリアレイM-ARYに対して上記の一覧

の容き込み功作を開始する。これと並行して制御 回路CTLのメイル・ポックスBOXにおけるワ ードカウンタWCは、単位(1ワード)の移き込 み毎にロウレベルにされるライトイネーブル信号 WEbの計政助作を開始する。上記一選の包含込 み助作の終了とともに、上記ワードカウンタWC の計数値が客にされるので、この計数結果からマ イクロプロセッサMPUaに対する割り込み信号 1 R Q a が自助的に送出される。この割り込み信 号IRQaにより、マイクロプロセッサMPUa が割り込み処理に入り、プロセッサMPUbは上 記メイル・ボックスBOXのアドレスレジスタA R及びワードレジスタWRの読み出し効作を行う。 これにより、マイクロプロセッサMPUbは、上 記アドレスレジスタARに格納された先頭アドレ スからワードレジスタWRに格納されたワード欽 のデータの飲み出しを開始する。

上記のように一方のマイクロプロセッサから伝 逸すべきデータの留き込みが終了すると、ハード ウェアにより自動的に他方のマイクロプロセッサ に対する割り込み信号が自め的に発生できるため、 特別の割り込み信号を発生するためのメモリアク セスを省略できる。これによって、ソフトウェア の負担の経滅化及びシステムのスループットの向 上を図ることができる。

なお、データの伝達方向を区別するため、メイル・ボックスBOXには、独立したレジスタ又は上記各レジスタに信号の伝達方向を示すピットが設けられる。これらのフラグに基づいて上記割り込み信号IRQabが選択的に発生記れる。また、メイル・ボックスBOXは、上記一方のマイクロプロセッサによって競み出されたことを観別するためのレジスタ又は信仰と、トを設けることが望ましい。このような機能を付加することができる。

上記実施例から得られる作用効果は、下記の過 りである。すなわち、 (1)一方のプロセッサからメモリ回路に対する容さ込みおいてセットされるワード数情報と上記一方のプロセッサによる容さ込みワード数の計数信号から他方のプロセッサに対する割り込み信号を発生させるでは対する割り込み信号を自助に発生させることができる。これによって、割り込み信号を発生させるためのソフトウェアの負担が経滅されるとともにシステムのスループットの向上を図ることができるという効果が得られる。

図伝えるべきデータを基準となる先頭アドレスと ワード数により定義することにより、メモリアレ ィのアドレス空間を効率良く利用することができ るという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づ音具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない随既で和々変更可能であることはいうまでも

・RAMに適用した場合について説明したが、それに限定されるものではなく、たとえば、ホストコンピュータとプロセッサを有するインテリジェント館末段器との間に設けられるデュアル・ボート・RAMなどもに適用できる。本発明は、少なくとも二つのプロセッサの間に設けられるデュアル・ボート・RAMの削り込み制御に適用できるものである。

(発明の効果)

本願において開示される発明のうち代象的なものによって得られる効果を簡単に説明すれば、下記のとおりである。 すなわち、二つのブロセッサからそれぞれ任意にアクセス可能にされるデュアル・ボート・メモリ回路に対する脅き込みおいてセッサからの記さいるで対することにより、一方のでしたものは方のでしたものできずークの脅き込みの終了とともにも方のでとしてもである。

ない。例えば、メイルボックスは、それぞれのマイクロプロセッサに対応して設けるものとしてもよい。また、メイル・ボックスとしては、複数程のワードレジスタ、アドレスンスタ及びワードカウンタを設け、複数の削り込み信号を発生させるのであってもよい。このような複数程度の割り込み信号を発生させる場合、その緊急定にが望ましい。また、割り込み信号を発生させる回路は、経き込みワード数を計改するアップカウンタと、上記ワードレジスタの償稲を比較するコンパレータにより形成するものであってもよい。

また、Xアドレス信号およびYアドレス信号はマルチプレクス方式によって、共通の信号線によって供給される方式としてもよい。さらに、アドレス信号とデータ信号とをマルチプレクス方式により伝送させるものであってもよい。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマルチプロセッサシステムにおけるデュアル・ポート

セッサに対する例り込み信号を自動的に発生させることができるから、例り込み信号を発生させる ためのソフトウェアの負担が促放されるとともに システムのスループットの向上が実現できる。

4. 図面の簡単な説明

第1図は、この発明が適用されたデュアル・ポート・RAMの一実施例を示すブロック図、

第2図は、デュアル・ポート・RAMを含むマルチプロセッサシステムの構成図、


第3図は、従来のデュアル・ポート・RAMの 制御回路の一例を示す回路図である。


MーARY・・メモリアレイ、XDCRA、XDCRA、XDCRB・・Xデコーダ、YDCRA、YDCRB・・ソデコーダ、CWA、CWB・・・カラムスイッチ、DBA、DBB・・データバッファ、CTL・・翻御回路、BOX・・メイル・ボックス、WC・・ワードカウンタ、AmR・・アドレスレジスタ、WR・・ワードレジスタ、MPUa、MPUb・・マイクロブロセッサ、DPーRAM・・デニアル・ポート・RAM、下下a、下下b


24

代理人弁理士 小川 勝男/









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

EADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.